
امروزه FPGAها به نرخ بالای 10Gbps دست یافتهاند و به قسمتهای جدای تغذیه آنالوگ و دیجیتال نیاز دارند، قسمتهایی مثل هسته و I/O مثل قسمتهای حساس، مانند PLL و گیرنده و فرستنده باید بصورت جداگانه تغذیه شوند. با این حساب پیچیدگی توزیع توان در برد افزایش مییابد. با توجه به محدودیتهایی مثل اندازه برد، تعدادلایه ها و هزینه کل، محدودیتهای جدیدی برای طراحان بردهای FPGA دار پیش می آید.

امروزه FPGAها به نرخ بالای 10Gbps دست یافتهاند و به قسمتهای جدای تغذیه آنالوگ و دیجیتال نیاز دارند، قسمتهایی مثل هسته و I/O مثل قسمتهای حساس، مانند PLL و گیرنده و فرستنده باید بصورت جداگانه تغذیه شوند. با این حساب پیچیدگی توزیع توان در برد افزایش مییابد. با توجه به محدودیتهایی مثل اندازه برد، تعدادلایه ها و هزینه کل، محدودیتهای جدیدی برای طراحان بردهای FPGA دار پیش می آید.

امروزه FPGAها به نرخ بالای 10Gbps دست یافتهاند و به قسمتهای جدای تغذیه آنالوگ و دیجیتال نیاز دارند، قسمتهایی مثل هسته و I/O مثل قسمتهای حساس، مانند PLL و گیرنده و فرستنده باید بصورت جداگانه تغذیه شوند. با این حساب پیچیدگی توزیع توان در برد افزایش مییابد. با توجه به محدودیتهایی مثل اندازه برد، تعدادلایه ها و هزینه کل، محدودیتهای جدیدی برای طراحان بردهای FPGA دار پیش می آید.

امروزه FPGAها به نرخ بالای 10Gbps دست یافتهاند و به قسمتهای جدای تغذیه آنالوگ و دیجیتال نیاز دارند، قسمتهایی مثل هسته و I/O مثل قسمتهای حساس، مانند PLL و گیرنده و فرستنده باید بصورت جداگانه تغذیه شوند. با این حساب پیچیدگی توزیع توان در برد افزایش مییابد. با توجه به محدودیتهایی مثل اندازه برد، تعدادلایه ها و هزینه کل، محدودیتهای جدیدی برای طراحان بردهای FPGA دار پیش می آید.

امروزه FPGAها به نرخ بالای 10Gbps دست یافتهاند و به قسمتهای جدای تغذیه آنالوگ و دیجیتال نیاز دارند، قسمتهایی مثل هسته و I/O مثل قسمتهای حساس، مانند PLL و گیرنده و فرستنده باید بصورت جداگانه تغذیه شوند. با این حساب پیچیدگی توزیع توان در برد افزایش مییابد. با توجه به محدودیتهایی مثل اندازه برد، تعدادلایه ها و هزینه کل، محدودیتهای جدیدی برای طراحان بردهای FPGA دار پیش می آید.